过于关注3D NAND闪存层数可能是一种误导
|
访问： 阿里云双11全球狂欢季返场继续 – 双核8G云服务器首年286.44元
依托于先进工艺的 3D NAND，氧化层越来越薄，面临可靠性和稳定性的难题，未来的 3D NAND 将如何发展？如何正确判断一款 3D NAND 的总体效率？ 在 2020 年的闪存峰会上，TechInsights 高级技术研究员 Joengdong Choe 发表了相关演讲，详细介绍了 3D NAND 和其他新兴存储器的未来。TechInsights 是一家对包括闪存在内的半导体产品分析公司。 3D NAND 路线图：三星最早入局，长江存储跨级追赶 Choe 介绍了 2014-2023 年的世界领先存储公司的闪存路线图，包括三星、铠侠（原东芝存储）、英特尔、美光、SK 海力士和长江存储等公司的 3D NAND 技术发展路线。 Choe 给出的路线图显示，三星电子最早在 3D NAND 开拓疆土，2013 年 8 月初就宣布量产世界首款 3D NAND，并于 2015 年推出 32 层的 3D NAND，需要注意的是，三星将该技术称之为 V-NAND 而不是 3D NAND。 之后，三星陆续推出 48 层、64 层、92 层的 V-NAND，今年又推出了 128 层的产品。 SK 海力士稍晚于三星，于 2014 年推出 3D NAND 产品，并在 2015 年推出了 36 层的 3D NAND，后续按照 48 层、72 层 / 76 层、96 层的顺序发展，同样在今年推出 128 层的 3D NAND 闪存。 美光和英特尔这一领域是合作的关系，两者在 2006 年合资成立了 Intel-Micron Flash Technologies（IMFT）公司，并联合开发 NAND Flash 和 3D Xpoint。不过，两者在合作十多年之后渐行渐远，IMFT 于 2019 年 1 月 15 日被美光以 15 亿美元收购，之后英特尔也建立起了自己的 NAND Flash 和 3D Xpoint 存储器研发团队。 另外，在路线图中，长江存储于 2018 年末推出了 32 层的 3D NAND，2020 年推出了 64 层的 3D NAND。 从路线图中可以发现，从 90 多层跨越到 100 多层时，时间周期会更长。 相较于其他公司，国内公司 3D NAND 起步较晚，直到 2017 年底，才有长江存储推出国产首个真正意义上的 32 层 3D NAND 闪存。不过长江存储发展速度较快，基于自己的 Xtacking 架构直接从 64 层跨越到 128 层，今年 4 月宣布推出 128 层堆栈的 3D NAND 闪存，从闪存层数上看，已经进入第一梯队。 近期，长江存储 CEO 杨士宁也在 2020 北京微电子国际研讨会暨 IC World 学术会议上公开表示，长江存储用 3 年的时间走过国际厂商 6 年的路，目前的技术处于全球一流水准，下一步是解决产能的问题。 值得一提的是，在中国闪存市场日前公布的 Q3 季度全球闪存最新报告中，三星、铠侠、西部数据、SK 海力士、美光、英特尔六大闪存原厂占据了全球 98.4% 的市场份额，在剩下的 1.6% 的市场中，长江存储 Q3 季度的收入预计超过 1%，位列全球第七。 层数并未唯一的判断标准 尽管在各大厂商的闪存技术比拼中，闪存层数的数量是最直接的评判标准之一。 不过，Choe 指出，大众倾向于将注意力集中在闪存层数上可能是一种误导，因为字线（带有存储单元的活动层）的实际数量会有很大的不同，例如可以将其他层作为伪字线，以帮助缓解由较高层数引起的问题。 Choe 表示，判断 3D NAND 工作效率的一种标准是用分层字线的总数除以总层数，依据这一标准，三星的拥有最优秀的设计，不过三星也没有使用多个层或堆栈，不像其他厂商当前的闪存那样使用 “串堆栈”。 一种提高 3D NAND 总体效率的方法是将 CMOS 或控制电路（通常称为旁路电路）放置在闪存层下面。这一方法有许多名称，例如 CuA（CMOS-under-Array）、PUC (Periphery-Under-Cell), 或者 COP (Cell-On-Periphery)。 长江存储的设计有些特别，因为它有一些电路在闪存的顶部，而 CMOS 在连接到闪存之前，是在更大的工艺节点中制造的。Choe 认为这种技术有潜力，但目前存在产量问题。 另外，各个公司使用工艺也不尽相同，比较典型的就是电荷撷取闪存技术（Charge trap flash，简称 CTF）和传统浮栅存储器技术（Floating gate，简称 FG）。 CTF 使用氮化硅来存储电子，而不是传统 FG 中典型的掺杂多晶硅。具体而言，FG 将电子存储在栅极中，瑕疵会导致栅极和沟道之间形成短路，消耗栅极中的电荷，即每写入一次数据，栅极电荷就会被消耗一次，当栅极电荷被消耗完时，该闪存就无法再存储数据。而 CTF 的电荷是存储在绝缘层之上，绝缘体环绕沟道，控制栅极环绕绝缘体层，理论而言写入数据时，电荷未被消耗，可靠性更强。 Choe 指出在当前的存储芯片公司中，英特尔和美光一直使用的是传统的浮栅级技术，而其他制造商则依靠电荷撷取闪存设计。美光直到最近发布 176 层才更换新的技术，英特尔的 QLC 在使用浮栅技术的情况下，可以保持更好的磨损性能，但这也会影响其闪存的耐用性、可靠性、可扩展性以及其他性能优势。 下一个十年将指向 500 层 Choe 在演讲中提到，铠侠未来将用到的分离栅结构或分离单元结构技术也很有趣，它可以使存储器的密度直接增加一倍，并且由于分离单元结构的半圆形形状而拥有特别坚固的浮栅结构，具有更强的耐用性。 Choe 预计，随着平台或堆栈数量的增加（目前最多为两个），闪存层数将继续增加，每个闪存芯片的存储量也会相应增加。Choe 认为，这与其他技术，例如，硅通孔（TSV），叠层封装（PoP / PoPoP）以及向 5LC / PLC 的迁移一样，都在下一个十年指向 500 层以上和 3 TB 裸片。 另外，Choe 详细说明了闪存的成本是按照每 GB 多少美分来计算的，这意味着未来 3D 闪存的架构将越来越便宜，不过 2D 闪存的价格依然昂贵，甚至比 3D 闪存贵很多倍。 （编辑：应用网_阳江站长网） 【声明】本站内容均来自网络，其相关言论仅代表作者个人观点，不代表本站立场。若无意侵犯到您的权利，请及时与联系站长删除相关内容! |
