2020 年度巨献：十款中高端 CPU 横评

AMD表示，Zen 2架构是从Zen和Zen+架构发展而来，可以说是后两者的一个延续，但同时也作出了很多创新和改良，最终在运算能力和扩展能力上都有了很大的提升。Zen 2架构与Zen+架构相比，IPC提升了15%，缓存容量翻了一倍，浮点计算能力也翻了倍。

Zen 2架构核心仍然维持1个核心支持2个线程的SMT同步多线程设计，但相比前代架构又更大微指令缓存，支持4K指令，L3缓存相比Zen和Zen+架构要直接翻倍，1个核心内部有4个整数单元和2个浮点单元。Zen 2架构采用了新的TAGE分支预测器，将预测错误率大幅降低了30%，使得处理器可以花更少的时间完全前段分派工作，这样就可以很好的提升处理器的计算效率。

Zen 2架构的缓存系统也得到进一步的优化，L1指令缓存从64KB，4-Way调整为32KB，8-Way阵列，L1数据缓存32KB，8-Way阵列，位宽32位，与Zen架构相比L1数据缓存位宽翻倍；L2缓存容量仍然为512KB，8-Way阵列，L1与L2缓存的预读机制都有所改善；L3缓存则为共享的16MB，16-Way阵列，容量比以前翻了一倍。

取指令系统的改善包括增加全新的TAGE分支预测器，它会与神经网络预测相辅相成提升预测正确率，分支目标缓冲器也有所变化，在以前的Zen架构中，BTB有三个级别，L0 BTB有16条目，L1 BTB有256条目，L2 BTB有4K条目，到了Zen 2架构，L0 BTB数量与Zen相同，L1 BTB数量翻倍到512条目，L2 BTB则增长了1.75倍到7K条目，也有较大的1K间接目标数组。

指令解码系统的改善包括操作缓存优化，翻倍的4K微指令操作缓存，更好的指令融合，通过防止重新编码操作来增加吞吐量。

浮点架构上，目前的AMD锐龙、霄龙处理器支持到了AVX2，Zen 2上AMD翻倍了浮点单元位宽，从2x128bit提升到2x256bit，大幅提升执行AVX-256指令的效率，乘法指令延迟也从4周期缩短到了3周期，浮点单元的改动使Zen 2处理器在运行创作类应用时性能大幅提升。

整数单元方面，Zen 2的整数调度器从84增加到92，当中包括4个16条目ALU阵列和1个28条目AGU阵列，而每个内核拥有四个整数ALU单元和三个AGU地址生成单元，地址生成单元比之前的Zen架构多了一个，这使得执行引擎更可靠地在内存中的提取数据，同时改善了SMT同步多线程调用ALU单元和AGU单元时的公平性，减少线程之间相互争夺资源。物理寄存器堆从168条目增加到180条目，这样CPU就可以实时访问更多工作数据。

Zen 2与Zen+相比，单线程性能提升了21%，其中有60%是来自架构优化IPC的提升，另外40%则是来自7nm工艺所带来的频率提升。

综合来说，Zen 2架构更接近与是对Zen和Zen+架构原本不完善的地方进行了补完，同时还多个方面都进行了增强，通过增加双倍缓存的方式，增加了指令预测的命中率，加大了内部数据与指令传输的带宽，使核心运行效率可以得到最大化。

不过要说到最大的改变，这还得要数处理器的物理结构变化最大。从AMD公布的处理器内部结构图可以看出，这次CPU的内部不是一个封装在一起的大核心，而是被分为了CCD核心以及I/O核心两个部分，以锐龙9 3950X的结构来看，上面两个就是CCD核心，下面的就是I/O核心。

这样的设计对单个芯片来说可能更简单了，但是要在AM4 CPU这么大的PCB上让三块芯片互联难度可想而知，第三代锐龙处理器采用了12层的PCB来满足这些更多更复杂的走线，每块PCB上最多可安装一个I/O核心和两个CCD核心，这些采用7nm工艺生产的CCD核心每个的面积是74mm2，内部有39亿个晶体管，而采用12nm工艺I/O核心面积则是125mm2，内部有20.9亿个晶体管。

（编辑：应用网_阳江站长网）

【声明】本站内容均来自网络，其相关言论仅代表作者个人观点，不代表本站立场。若无意侵犯到您的权利，请及时与联系站长删除相关内容!