2020年英特尔架构日：遇见更光明的未来

Tiger Lake架构代表的不只是一款CPU，更是不同电路结构、存储器、协处理器以及GPU的组合。在Tiger Lake SoC上，英特尔纳入了基于Xe图形架构的新型GPU，即英特尔Xe-LP。该芯片拥有专项设计，可实现15瓦热设计功耗条件下的稳定运行，并根据所处系统的不同在10瓦至28瓦之间动态调整。Xe-LP GPU旨在取代英特尔的第11代图形架构，从技术上讲可以算是英特尔的第12代GPU架构，不过可能会取消传统的Gen命名习惯、转而冠以Xe的头衔。Tiger Lake中的Xe-LP可支持多达96个EU（执行单元），且EU范围比第11代更宽，能够对成对EU实现线程控制共享，从而提升其运行效率。

新的Xe-LP在设计定位上属于Xe GPU架构的入门级别，但也可以通过扩展逐步提升至发烧友、数据中心级甚至是亿亿次高性能计算（HPC）级。与Willow Cove一样，Xe-LP在时钟速率与电压方面都要比Gen 11具有更大的动态范围。这意味着即使是在相同的功率水平之下，英特尔的新一代GPU仍可实现速度提升；如果略微增加电压，则该GPU的性能将迎来大幅增长。我相信，Gier Lake SoC中使用的Xe-LP GPU拥有光明的前景，足以接过Gen 11的旗帜成为一股令竞争对手倍感压力的力量。当然，GPU市场一直在不断发展，预计今年的GPU架构竞赛也将进入新的阶段，一切可能要等英伟达公司在今年9月正式公布新一代GeForce之后才有定论。

Xe-LP GPU还包含一套新的媒体引擎，能够将编码/解码吞吐量提升一倍，增加了AV1与HEVC屏幕内容编码支持，而且可以在HDR/杜比视界中播放8K60帧内容。Xe-LP GPU中的显示引擎包含四条显示通道，可支持双eDP，同时支持DisplayPort 1.4、HDMI 2.0、Thunderbolt 4以及USB 4 Type-C作为输出端口。英特尔方面表示，它能够显示分辨率高达8K的视频，支持HDR10与杜比视界，甚至支持高达12位的BT2020色深与360 Hz自适应同步刷新率。英特尔还提到，Xe最多可以支持4倍压缩的4K60帧HDR、2倍4K120帧HDR或者8K60帧HDR。英特尔首款独立GPU DG1也将使用这套架构，这款芯片目前已经投入生产并有望在今年年内正式出货。

Tiger Lake的平台改进

除了带来公司历史上速度最快的10纳米CPU与GPU核心之外，Tiger Lake也实现了其他多项令人振奋的平台改进。之前提到过，其中使用的双环微架构一致性结构与最后一级缓存（LLC）都得到巨大提升，LLC大小增加了50%。这意味着相干结构带宽增加了2倍，能够更好地保证不同核心、存储器与GPU核心接收数据馈送。事实上，英特尔还支持高达每秒86 GB的存储器传输带宽以及包含双存储器控制器的子系统，借此显著提升了存储器带宽。以此为基础，英特尔不仅增加了对LP4x-4267 MHz与DDR4-3200的支持，同时也将在后续逐步推出对LP5-5400的支持，意味着英特尔的存储控制器已经具备支持DDR5的能力。

英特尔方面还带来经过更新的GNA 2.0（高斯与神经加速器），专门用于低功耗神经推理。该内核的一大常见初期应用，在于神经噪声消除——适用于图像或声音处理——能够令GNA任务处理中的CPU利用率降低20%。在显示IO方面，英特尔正尝试以更高的分辨率与质量增加对更多显示器的支持能力。Xe-LP中使用的媒体与显示引擎已经确切证明了这一点。为了实现此项目标，英特尔通过专用结构路径维持服务质量。此连接可为存储器提供高达64 GB每秒的同步传输带宽。第六代IPU（图像处理单元）使Tiger Lake平台得以支持4K90帧视频（初期支持4K30帧视频），静态图像分辨率支持上限达4200万（初期支持2700万）。

除了GNA 2.0与显示IO，英特尔还通过Thunderbolt 4与USB 4集成支持对系统的整体IO做出重大改进，借此在各个端口上实现高达40 Gbps的传输带宽。虽然英特尔之前就曾经在架构当中集成过Thunderbolt 4端口，但Tiger Lake将成为旗下首个支持USB 4的平台，同时也应该是业界首批支持USB 4的平台之一。考虑到USB 4与DisplayPort正通过合作提升兼容性与互操作性，因此英特尔应该可以通过Type-C支持显示内容输出，包括使用Type-C上的DP Alt模式以及Thunderbolt上的DP通道。除了Type-C之外，未来的PC将不再需要任何其他端口。实际上，目前的一部分高端笔记本电脑，例如戴尔的XPS17，已经开始采用这种设计。除了USB 4支持，英特尔还增加了对PCIe Gen 4的支持，意味着芯片巨头最终将在PCIe层面赶超AMD。Gen 4支持的加入，使得英特尔芯片能够使用目前市面上的部分超高速NVMe驱动器。这无疑是个令人欣喜的进展——尽管首个SKU只提供四通道，但我们预计英特尔未来将开放更多PCIe Gen 4通道，用于实现某些高功率、高性能的独立GPU产品（例如H-系列）。

在ML应用层面，软件的重要意义无需多言。因此相较于干货满满的硬件更新，我更期待看到哪些软件能够真正利用到这么多全新硬件功能。尽管目前尚不清楚Tiger Laker是否在软件层面与AMD 4000直接竞争，但英特尔似乎对Tiger Lake进行了良好扩展，因此我们有理由相信这套新架构在软件层面也不会出现太大问题。

Xe架构更新

除了专为服务器、嵌入式以及移动应用场景设计的全新Xe-LP之外，英特尔还透露称将推出Xe-HPG变体。Xe-HPG为第一代Xe-HP GPU的游戏优化型版本，将采用Xe-LP的每瓦性能架构，并将其与现有Xe-HP的超大规模相结合，借此将更高配置与Xe-HPC的计算频率优化能力结合起来。这款变体还将引入基于GDDR6的全新存储器子系统，提供光线追踪的硬件加速支持，并有望在2021年正式上市。有趣的是，如果认真观察英特尔架构日公布的演示文稿，就会发现XE-HPG将由外部代工厂制造，大多数分析师认为代工方很可能是台积电。除此之外，英特尔还讨论了如何通过即时游戏调优（Instant Game Tuning）改变GPU欢声笑语言架构，以便用户可以通过英特尔自动推送的驱动程序管理套件更好、更快地实现游戏优化，针对不同游戏获得更好的使用体验。

英特尔还详细介绍了如何通过“瓦片”（tile）设计扩展Xe-HP性能。每个GPU可以通过1到4块瓦片根据实际需求扩展Xe-HP性能，这种方法在实验室中已经得到充分验证。英特尔还详细介绍了Xe-HPC（Ponte Vecchio）的制造细节，特别是如何在其中使用FOVEROS与Co-EMIB组合通过不同制程制造不同晶片。其中的基础瓦片与“Rambo Cache”瓦片将采用英特尔10纳米工艺制造，计算瓦片则使用英特尔的“Next Gen”工艺由外部晶圆厂负责制造。Xe Link、I/O瓦片同样将由外部制造。另外，英特尔的SG1、DG1以及Tiger Lake产品将全部采用英特尔最新10纳米SuperFin工艺制造，Xe-HP将使用EMIB实现晶片链接。最后是英特尔的10纳米增强型SuperFin，预计将在2021年正式登陆各产品线。

虽然我对英特尔此次公布的内容感到相当振奋，但从务实的角度出发，一切都要先进最终产品投放市场时才算有了定论。

产品、封装与制程工艺概述

如果您觉得本文的内容有点多，实际上……这还只是英特尔今年架构日上公布的半数内容。

总结

（编辑：应用网_阳江站长网）

【声明】本站内容均来自网络，其相关言论仅代表作者个人观点，不代表本站立场。若无意侵犯到您的权利，请及时与联系站长删除相关内容!